東京高等裁判所 昭和６１年（行ケ）２５９号 判決
一 請求の原因一（特許庁における手続の経緯）、二 （本願発明の要旨）及び三（審決の理由の要点）の事実は、当事者間に争いがない。
二 そこで、原告主張の審決の取消事由の存否について判断する。
１ 本願発明の目的、構成（本願発明の要旨とする（a）ないし（g）の各過程と本件願書添付の図面((別紙図面（一）))Fig３の各図面との対応関係を含む）、及び作用効果が請求の原因四１記載のとおりであること、引用例には、審決が認定したとおりの技術内容（請求の原因三２）が記載されていること、審決認定の周知技術、すなわち、一般に絶縁ゲート型電界効果トランジスタの製造方法において、ゲート酸化膜を形成する前の工程で形成された酸化膜を一旦除去し、ついで清浄環境のもとで新しい酸化膜を形成する技術手段は本件出願前に周知となつていたことは、当事者間に争いがない。
２ 原告は、前記周知技術における誘電体層は、本願発明の第一誘電体層の形成、すなわち、一段階形成のみを示唆し、引続いて性質を異にする誘電体層を形成するという一つの誘電体層を二段階形成するものではなく、また、そのことを示唆するものでもない旨主張する。
成立に争いのない甲第七号証（周知例）によれば、右技術文献は、標準的なＭＯＳＦＥＴ製作手段の概要を説明したものであつて、その第一七五頁「図4.74標準的なＰチヤネルＭＯＳＦＥＴの製作工程」には、半導体結晶ウエハから出発する基本的なＭＯＳＦＥＴの製作工程が五段階にわたつて図示されており、また、その第一七五頁ないし第一七七頁には、右五段階の工程に対応する説明が、それぞれ「ⅰ） 基板結晶ウエハ」、「ⅱ） 第一酸化、第一フオトエツチ」、「ⅲ） ソース、ドレーン領域の拡散」、「ⅳ） ゲート酸化膜形成」、「ⅴ） 電極構成」として記載されており、右のうち「ⅳ） ゲート酸化膜形成」には、前記周知技術に対応する「ゲート領域上のⅱ）の工程で形成された酸化膜は、この工程で一旦除去し、ついでゲート領域の絶縁膜となるＳｉＯ2膜を清浄環境のもとで形成する」（第一七六頁第二六行ないし第二八行）との記載が存することが認められる。
ところで、前掲甲第七号証によれば、前記「ⅳ） ゲート酸化膜形成」における記述は、ゲート領域上に存する誘電体層（周知例において酸化膜((ＳｉＯ2膜))又は絶縁膜と呼称されている層が本願発明の「誘電体層」に相当する。）のみに着目すれば、始めに、右ⅱ）の工程において形成され、その後、右ⅲ）の工程を経て、右ⅳ）の工程において一旦除去されるとともに、そこに新たにＳｉＯ2ゲート絶縁膜が形成されるものであり、右ⅳ）の工程を本願発明の要旨とする製造方法における（a）ないし（g）の各過程と対比すると、右ⅳ）の工程は、本件願書添付の図面（別紙図面（一））Fig3Cに示されている（b）過程に相当するものと認められるから、ゲート領域上に存する誘電体層のみに着目した限りにおいては、周知例はゲート酸化膜の全体部分を一段階形成することを示唆しているものと解せないことはない。
しかしながら、審決は、本願発明と引用例記載の発明との相違点について判断するに当たり、引用例記載の発明におけるハの工程、すなわち「前記チヤンネル領域上に形成された前記第一の絶縁膜の一部分の微小領域に他の部分より薄いトンネル障壁膜を形成し」における「トンネル障壁膜」の作成工程に前記周知技術を適用する旨の説示をしており、そのことは、取りも直さず、ゲート領域上に存する誘電体層全体を製造する工程における技術手段を周知技術として引用しているのではなく、右誘電体層の所定部分、すなわち誘電体層の一部分をなし、その厚みより薄い誘電体層（トンネル障壁膜）を製造する工程における技術手段を周知技術として引用しているものであることが明らかである。
そして、前掲甲第七号証によれば、周知例の前記図4.74に第一七八頁の「図4.76 ｎチヤネルデイプリーシヨン形ＭＯＳＦＥＴのチヤネルストツパー」を加え、周知技術における誘電体層をみた場合、ゲート領域上の誘電体層の厚さは、ソース領域及びドレイン領域を含んだ基板の他の部分の上に存する誘電体層の厚さよりも明らかに薄くなつており、基板上に存する誘電体層の全体に着目すると、右誘電体層の前記所定部分に該当するゲート領域上に存する誘電体層は、右ⅳ）の工程において一旦除去され、ついで、その部分に新たに右所定部分（ゲート領域上の部分）を除いた残余の誘電体層の厚さより薄い誘電体層（SiO2ゲート絶縁膜）が形成されるものであることが認められるから、基板上に存する誘電体層の全体を一つの誘電体層として着目したときには、右一つの誘電体層は明らかに二段階形成されるものである。
原告は、周知例では、第二工程（ⅱ） 第一酸化、第一フオトエツチ）と第四工程（ⅳ） ゲート酸化膜形成）との間に、第三工程（ⅲ） ソース、ドレイン領域の拡散）が介在していることを理由に、周知技術は一つの誘電体層の二段階形成を示すものといえない旨主張する。
しかしながら、前掲甲第七号証によれば、周知例の示す第二工程と第四工程の間に第三工程が介在していても、第三工程においては、基板上に存する誘電体層は、せいぜい全体的にその厚みを増す程度の変形を受けるだけで、誘電体層の一部分が選択的に除去されたり又はその一部分のみが大幅に変形を受けたりすることがないものであることが認められるから、誘電体層の全体についてみれば、第三工程が介在したことにより、誘電体層には何ら影響を及ぼさないものと考えられ、結局、一つの誘電体層の処理に関しては、第三工程の介在があつても、第二工程から第四工程に至る過程は実質的に一つの連続した処理過程というべきである。 してみれば、周知技術は、一つの誘電体層を二段階形成するものということができるから、原告の前記主張は理由がない。
３ 原告は、引用例記載の発明における誘電体層は部分的に性質を異にする一つの誘電体層をもつているが、その形成について二段階形成を示唆するものでないとし、被告の、引用例記載の発明における誘電体層の製造方法として、誘電体層の一部に穴をあけ、そこに新しい薄い誘電体層を形成する周知技術を想起することは容易なことであるとの主張に対し、引用例の第四一四頁右下欄第一六行ないし第四一五頁左上欄第一行の記載を援用して、引用例記載の発明においては、単にピンホールの存在する確率を下げるために一つの誘電体層のなかの微小部分を選んで薄い障壁膜を形成しているだけであつて、ピンホールの少ない誘電体層を積極的に形成すること、すなわち一つの誘電体層の二段階形成を否定するものである旨主張する。
しかしながら、成立に争いのない甲第六号証（引用例）によれば、引用例には、本願発明の誘電体層に相当する絶縁膜のうち、ゲート絶縁膜に関して、「本発明の目的は薄いトンネル障壁膜に存在するピンホールによるフローテイングゲートと半導体基板の短絡現象を防止したＭＯＳ半導体記憶装置を提供することにある。このような目的を達成するために本発明はフローテイングゲートと半導体基板の間のゲート絶縁膜の一部の微小領域を薄いトンネル障壁膜とし、他の領域は比較的厚いゲート絶縁膜とした」（第四一四頁左上欄第五行ないし第一二行）、「前記第一の絶縁膜４は、その一部の微小領域を直径一μで厚さ五〇Åのトンネル障壁膜８に形成されている。他の領域を一〇〇〇Åの比較的厚い膜とする」（同頁右上欄第九行ないし第一二行）、「フローテイングゲートと半導体基板の間のゲート絶縁膜の微小部分をトンネル効果の発生する薄い障壁膜とすることによつて、そのゲート絶縁膜内部のピンホールの存在する確率を下げることができる。それによつて前記フローテイングゲートと半導体基体の短絡を防止し、信頼度、歩留まりおよび集積度を上げる効果が得られる」（同頁右下欄第一七行ないし第四一五頁左欄第四行）と記載されているが、右のような構造のゲート絶縁膜の製造手段については、何ら記載されていないことが認められる。
そして、右のような構造のゲート絶縁膜を得ようとする場合に、酸化手段のような一つの処理工程だけでは右構造のものを製造できず、少なくとも二つの処理工程が必要であることは技術上明らかであつて、この場合、原告主張のように始めの工程で形成されたゲート絶縁膜のピンホールの少ない微小部分を、何らかの手段で薄くすることにより、そこにトンネル障壁膜を形成する技術手段も考えられないではないが、前記認定事実によれば、トンネル障壁膜の直径が一μで、その厚さが五〇Åであるのに対し、それ以外のゲート絶縁膜の厚さが一〇〇〇Åであるから、厚さ一〇〇〇Åの部分を五〇Åまで薄くするというようなトンネル障壁膜の形成手段は、現実的な製造手段であるということができず、かえつて、エツチング等によつて始めの工程で形成されたゲート絶縁膜の微小部分を除去し、その後酸化手段によつて右除去した後のその部分に新たに薄いトンネル障壁膜を形成する手段を用いる方がより普通の製造方法であるというべきであるから原告の前記主張は理由がない。
してみれば、引用例記載の発明における誘電体層の製造方法として、本件特許出願当時の前記周知技術を想起し、前記ゲート絶縁膜の微小部分を選択的に除去し、その後その部分に酸化手段によつて新しい誘電体層を形成する周知技術を適用することは容易に実施できることというべきである。
そして、本願発明の奏する作用効果である、でき上がつた素子の電気的特性を大幅に変えることなく、期待される性質を部分的に異にする一つの誘電体層を高い生産性と単純なプロセスとで形成できるという点も、その性質を異にする部分を備えた一つの誘電体層（ゲート絶縁膜）が引用例によつて知られ、かつ、一つの誘電体層（酸化膜）を二段階形成によつて形成する技術手段が周知技術として知られている以上、引用例記載の発明における一つの誘電体層の製造方法に前記周知技術を適用することにより当然に予期できる作用効果にすぎないというべきである。
４ 以上のとおりであるから、引用例記載の発明における「トンネル障壁膜の作成工程に前記周知技術を適用し第－の絶縁膜の所定部分を選択的に除去し、薄くて新しい誘電体層を形成することは、前記周知技術の適用に際してトンネル障壁膜となるよう膜厚を考慮して、当業者が容易に実施できることであり、前記相違点に格別な発明力を要したということはできない」とした審決の認定、判断に誤りはなく、審決には原告主張の違法はないというべきである。
三 よつて、審決の違法を理由にその取消しを求める原告の本訴請求は失当としてこれを棄却することとする。
〔編註その一> 本願発明の要旨は左のとおりである。
不揮発性半導体メモリの製造方法において、
（a） ソース領域、チヤンネル領域、およびドレイン領域を含む能動電界効果トランジスタ領域を半導体サブストレート内へ形成し、
（b） 前記能動電界効果トランジスタ領域の上へ第一誘電体層を形成し、
（c） 前記トランジスタ領域の一つの所定部分の上を覆う前記第一誘電体層の所定部分を選択的に除去し、
（d） 前記サブストレートとトンネル効果によるフローテイングゲート電極との間の電荷担体の転送を、適当なバイアス状態のもとで許容する厚さとなるように前記第一誘電体層が除去された前記所定部分上に、薄くて新しい誘電体層を形成し、
（e） 第一ゲート電極を形成するために前記第一誘電体層の上ならびに前記比較的薄い誘電体層部分の上に抵抗性物質の層を形成し、
（f） 前記抵抗性物質の層の上ならびにその周囲に第二誘電体層を形成して前記第一ゲート電極を電気的に絶縁してフローテイングゲート電極を形成し、
（g） 前記新して誘電体層の上で前記第一ゲート電極上に部分的に配設され、かつ前記チヤンネル領域の全長を覆う第二ゲート電極を形成する、
各過程から成る不揮発性半導体メモリの製造方法。
（別紙図面（一）参照）
〔編註その二〕 本件に関する図面は左のとおりである。
別紙図面（一）
<省略>
<省略>
<省略>
<省略>
<省略>
（以下省略）